EMIF是External Memory
Interface的简称，通过EMIF接口，使得DSP可以和FPGA很方便地进行大数据量的数据传输。具体引脚如下：
EMIFA_A——EMIF的地址信号
EMIFA_A_RnW——读写使能信号
EMIFA_BA1和EMIFA_BA0——字节使能
EMIFA_CASn
EMIFA_RASn——行地址选通信号
EMIFA_CLK
EMIFA_Wen
EMIFA_D ——EMIF的数据信号
EMIFA_OEn——输出使能，在读取访问的整个周期期间低电平有效
EMIFA_WAIT0,1——用于将等待状态插入到内存循环中
EMIFA_CSn0,2,4,5——片选信号（低有效）
将DSP内部存储分为不同的块，每块存储区域对应不同的片，利用片选信号可选择不同存储区域。C6748的EMIFA共支持5个外部存储器分别由CS0，CS2，CS3，CS4，CS5选通。比如可以把CE2分配给FPGA，CE3分配给SRAM，CE4分配给FLASH等。由于FPGA内部时序逻辑可以产生地址，所以可以不使用地址线，只要把CE2管脚和FPGA的某一个通用IO口连上即可。
EMIFA_WEN_DQM0,1——访问SDRAM存储单元信号
SDRAM存储单元以4B为单位进行数据访问的时候，内存会忽略A1,A0地址线，如果处理器需要访问地址偏移量为01的单个字节，就需要DQM信号的帮助，这个信号接在处理器的nWBE线上，如果当前的访问只需要低16字节，那nWBE0和nWBE1线就会有效。
EMIFA_A——EMIF的地址信号
EMIFA_A_RnW——读写使能信号
EMIFA_BA1和EMIFA_BA0——字节使能
EMIFA_CASn
EMIFA_RASn——行地址选通信号
EMIFA_CLK
EMIFA_Wen
EMIFA_D ——EMIF的数据信号
EMIFA_OEn——输出使能，在读取访问的整个周期期间低电平有效
EMIFA_WAIT0,1——用于将等待状态插入到内存循环中
EMIFA_CSn0,2,4,5——片选信号（低有效）
将DSP内部存储分为不同的块，每块存储区域对应不同的片，利用片选信号可选择不同存储区域。C6748的EMIFA共支持5个外部存储器分别由CS0，CS2，CS3，CS4，CS5选通。比如可以把CE2分配给FPGA，CE3分配给SRAM，CE4分配给FLASH等。由于FPGA内部时序逻辑可以产生地址，所以可以不使用地址线，只要把CE2管脚和FPGA的某一个通用IO口连上即可。
EMIFA_WEN_DQM0,1——访问SDRAM存储单元信号
SDRAM存储单元以4B为单位进行数据访问的时候，内存会忽略A1,A0地址线，如果处理器需要访问地址偏移量为01的单个字节，就需要DQM信号的帮助，这个信号接在处理器的nWBE线上，如果当前的访问只需要低16字节，那nWBE0和nWBE1线就会有效。