参考资料:《正点原子逻辑设计指南_V1.9.pdf》
《开拓者FPGA开发指南_V1.2.pdf》
仿真学习工具:Modelsim SE-64 10.4
初识FPGA:
因现有工作要求,需要了解FPGA的硬件描述语言,便打算利用业余时间系统学习FPGA,掌握其语言;
但最近一段时间因为有别的工作任务,结果FPGA的学习时间一直被耽搁,所以将之前学习中的几个小问题总结一下。
因为主要参考书籍为“正点原子”自编的基本书籍,故初始认识的FPGA开发板为“Cyclone IV E系列-EP4CE10F17C8-FPGA板”,仿真软件为Modelsim。
创建对应的FPGA源文件即verilog文件后,编译成功,但是执行simulation仿真时出现如下两个问题,具体问题如下所示:
问题1:

问题2:执行“Start Simulation”后未生成flow_led_tb的底层文件 如u0_flow_led, #INITIAL#20, #ALWAYS#27等,具体如下图中的红色框的内容:
仿真学习工具:Modelsim SE-64 10.4
初识FPGA:
因现有工作要求,需要了解FPGA的硬件描述语言,便打算利用业余时间系统学习FPGA,掌握其语言;
但最近一段时间因为有别的工作任务,结果FPGA的学习时间一直被耽搁,所以将之前学习中的几个小问题总结一下。
因为主要参考书籍为“正点原子”自编的基本书籍,故初始认识的FPGA开发板为“Cyclone IV E系列-EP4CE10F17C8-FPGA板”,仿真软件为Modelsim。
创建对应的FPGA源文件即verilog文件后,编译成功,但是执行simulation仿真时出现如下两个问题,具体问题如下所示:
问题1:
问题2:执行“Start Simulation”后未生成flow_led_tb的底层文件 如u0_flow_led, #INITIAL#20, #ALWAYS#27等,具体如下图中的红色框的内容:
