8位二进制累加器
2008-12-02 20:14阅读：
一、简要说明
该电路将K3，K4设定的8位二进制数与74LS273中锁存的数相累加，并将结果通过发光二极管D1~D8显示出来。K1为累加键，每按以此累加一次。K2为清零键，用于将累加和清零。
工作原理分析
1、电路组成：如图1所示，整个电路由一个8位高速寄存器、两个4位二进制全加器及一些电阻、电容、发光二极管组成，实现8位二进制累加器的功能。
2、单个元器件的性能
2）概述:
74LS273是8位高速寄存器。寄存器内有八个共用时钟信号的D型触发器，寄存器有异步主复位信号输入端（低电平有效）。这种芯片为20脚封装，引线之间距离为0.3ft
·8位高速寄存器；
·数据并行寄存
·共用时钟信号和主复位信号；
·输入箝位二极管限制端口高速效应
额定工作范围
典型值
|
最大值
|
单位
|
|
电源电压
|
4.75
|
5.0
|
5.25
|
V
|
|
工作环境温度
|
0
|
25
|
70
|
|
|
输出高电平电流
|
/
|
/
|
—0.4
|
mA
|
|
输出低电平电流
|
/
|
/
|
8.0
|
mA
|
引脚符号名称
符号
|
名
称
|
负载参数
|
高电平
|
低电平
|
|
时钟信号(上升沿触发)输入端
|
0.5 U.L
|
0.25 U.L
|
|
数据输入端
|
0.5 U.L
|
0.25 U.L
|
|
主复位信号(低电平有效)输入端
|
0.5 U.L
|
0.25 U.L
|
|
寄存器输出端
|
10U.L
|
5(2.5) U.L
|
真值表
注：H=逻辑高电平；L=逻辑低电平; X=任意值.
说明:
74LS273是公用时钟信号和主复位信号的8位并行数据寄存器。
当
输入端为低电平时，Q输出端为低电平且与其他输入端无关。在时钟信号由低电平向高电平跳变时刻，达到规定的建立时间和保持时间要求的D端输入数据将被传送到Q输入端。
为说明上述内容，如图4所示，由Multisim软件仿真得来。从上向下，“46”接74LS273八个输入端之一
，“34”接与其对应的输出端
，“4”接CLK端,在“4”端所出现的波形的变化是由于闭合了累加键K1。可以看到在时钟信号由低电平向高电平跳变时，D端数据送到Q端。
说明：CD4008是4位二进制全加器。
2）性能与特点
（1）
有四个“和”输出端及一个平行进位输出端。
（2）
CC4008与CD4008、MC14008可以互换使用。
（3）
主要用于二进制加法单元。
（4）
采用16条外引线封装。
3）原理分析：如图 所示， CD4008是4位二进制全加器，能够计算4位加法。 — ， —
分别为各自由低向高的四位输入，例如：要计算1101与0001相加结果，那么， — 各位分别为1、1、0、1， —
各位分别为0、0、0、1。 — 为四个“和”输出端。 为进位输入， 为进位输出。 和
分别为接地和接电源。具体进程：前面部分所得的进位结果由 输入，并与 、 （需要相加的两数的最低位）相加，结果由 输出，最低位的进位存入
。然后 、 与低位进位 相加，结果由 输出，进位存入 ，同理， 、 与 相加，结果由 输出，进位存入 。 、 与 相加，结果由
输出，而总的进位输出是由一个高速并行进位输出端输出的，其输入是两个相加数的全部四位 — ， — 及进位输入端 。总体来说就是把由 —
和 — 所输入的两个4位二进制数相加，结果由 —
输出。上述即此四位加法器从低位到高位的运算过程。（相加是外部表现的特性，而内部的逻辑关系实际上是相或。）
4)真值表
输入
|
输出
|
|
|
|
|
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
1
|
0
|
1
|
0
|
0
|
0
|
1
|
0
|
1
|
1
|
0
|
1
|
1
|
0
|
0
|
1
|
1
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
n=0,1,2,3
|
n=0,1,2,3
|
注： 即图中 。
5）引脚图
注：此图的 — ， — ， — 相当于上面所述 — ， — ， — 。
