在Quartus中如何原理图(.bdf文件）可以直接转化为Verilog语言文件（.v文件）
2019-06-14 09:00阅读：
可以的，选择File/Create Update/Create HDL file for Current
file，选择Verilog HDL，Ok