CMOS逻辑门的电压传输特性与TTL区别

CMOS逻辑门的电压传输特性曲线的外形与TTL逻辑门的外形相似，如图18.36所示，两者相比也有较大不同。
CMOS逻辑门的输出高电平的数值基本上等于电源供电电压值，也就是说为了获得一个相同的高电平值，对于CMOS集成电路所需要的供电电压值要更小一些，或称之为CMOS集成电路对电源电压的利用率高。在5V供电电压条件下，CMOS逻辑门的高电平值要比TTL逻辑门高出大约一伏多。
CMOS逻辑门的输出低电平的数值基本上等于零，一般小于0.1V，CMOS逻辑门的低电平值要比TTL逻辑门更低，所以CMOS逻辑门的逻辑摆幅比TTL逻辑门要大许多。一般条件下，CMOS的高电平比VDD小0.1V，低电平约为0.1V。不同供电电压条件下，TTL和CMOS逻辑门的逻辑电平的范围如图18-4-4所示。
TTL集成电路的供电电压是5V，CMOS集成电路可以有更宽阔的供电电压范围，可以从一点几伏到二十几伏。低的供电电压和微功耗，有利于便携式电子仪器。
CMOS逻辑门的阈值电平大约等于电源电压的50%，一般在电源电压的45%～55%之间。在5V供电电压条件下，CMOS逻辑门的阈值要比TTL逻辑门的阈值高出大约1V，因此CMOS逻辑门的抗干扰能力要比TTL逻辑门高，特别是在低电平这一侧。


CMOS逻辑门的缺点是比较容易受到静电的损伤，由于场效应管的栅极源极之间几乎是绝缘的，电阻十分大，而栅源之间的电容又较小。所以一旦受到静电的影响，栅源之间会有较高的电压产生，这个电压很可能击穿栅极，使场效应管损坏。不过现在制造的MOS集成电路都有输入保护回路，用以防止静电损伤，但仍应注意静电的危害。
以下两个问题，虽不一定是缺点，需要注意。
CMOS电路的功耗很小是指它的静态功耗很小，动态功耗不一定小。由于静态功耗极小，所以在MOS管的开关过程中，会有NMOS管从开到关，PMOS管从关到开，或NMOS管从关到