1.TIME GEN可以做什么？
TIME
GEN是一个比较高效的波形绘制软件，可以用于绘画波形，在IC设计领域，硬件设计领域，集成电路领域使用的比较多。以FPGA逻辑设计为例，编写源代码时，某个模块的功能构建通常需要FSM实现特定的时序控制、流程控制。而FSM有效的设计方法是，使用“状态图（visio绘制）+时序图（TIME GEN绘制）”组合，快速定义模块功能，提高设计效率。
另外，很多模块之间的接口信号的时序关系，也可以通过TIME GEN 绘制。
TIME GEN不仅可以将绘制波形以图片的方式保存下来，还可以以ASCII码的格式复制到源代码文件中，作为注释跟随设计文件存在。
2.以一个简单FSM设计为例
1）功能：
前端缓存FIFO（first word first through模式，W8xD256）写满16个数据，prog_empty信号拉低，FSM触发缓存FIFO读动作，将数据按照帧格式解析( 示例仅解析2个寄存器)，送入后端逻辑；2）FSM模块接口：
module(
input
input
input
output
input