打开.V文件,选【File】→【Creat/Update】→【Create Symbol Files for Current
File】 选【File】→【New】,在【Device Design Files】下选【Block
Diagram/Schematic File】 空白处双击,选择刚刚建立的符号名即可(.bdf文件名不能与其他文件名相同)
问题分析:
Error: Can’t synthesize current design – Top
partition does not contain any logic
问题分析:
- 在程序中使用电路图(原理图)为顶层文件,但是没有接上管脚,会弹出以下错误
- 如果使用verilog文件作为顶层文件,一般不会出现这种问题
