超结MOS相比与平面MOS 具有低导通（降低RDson，快速、ESD保护、Rg集成等，相比平面MOS，
超结MOS是通过优化的结构设计、先进的制造工艺和可靠的封装，实现了功率密度最大化。可提供更高的效率和更小的尺寸。
高压下的 MOSFET 导通电阻挑战
对于功率开关应用中的 MOSFET，最关键的器件参数之一是导通电阻RDS(on)。
RDS(on) 测量晶体管的有效电阻，该规格直接决定 MOSFET 的功率效率。
影响 FET RDS(on) 电阻的最大因素之一是器件的外延 (epi) 层，它是器件的主要耐压区域。
传统平面MOSFET的布局。
随着电压的增加，外延层也需要增加厚度并变得更轻掺杂以帮助阻挡高压。
然而，这会增加外延层的电阻，从而增加 MOSFET 的总RDS(on)，从而产生不良影响。
对于额定电压为 600 V 的 MOSFET，超过 95% 的器件电阻直接来自外延层。具体而言，估计额定电压每增加一倍，维持先前 RDS(on) 所需的面积就会增加五倍。
在设计高压应用中的功率 FET 时，晶体管尺寸、其电压隔离能力及RDS(on)之间要进行折衷。
具体来说，在数据中心的高压应用中，设计人员需要能够实现高效率和纤薄外形的功率 FET，以适应越来越薄的系统，例如 1 U 或 0.5 U。对于这些应用，超结 MOSFET 已成为可行的选择。
平面功率 MOSFET（左）和超结 MOSFET（右）的结构。（如下图）
超结MOSFET是通过使用深沟槽填充等技术来克服外延层的电阻。
超结场效应管采用沟槽结构，多个垂直
高压下的 MOSFET 导通电阻挑战
对于功率开关应用中的 MOSFET，最关键的器件参数之一是导通电阻RDS(on)。
RDS(on) 测量晶体管的有效电阻，该规格直接决定 MOSFET 的功率效率。
影响 FET RDS(on) 电阻的最大因素之一是器件的外延 (epi) 层，它是器件的主要耐压区域。
传统平面MOSFET的布局。
随着电压的增加，外延层也需要增加厚度并变得更轻掺杂以帮助阻挡高压。
然而，这会增加外延层的电阻，从而增加 MOSFET 的总RDS(on)，从而产生不良影响。
对于额定电压为 600 V 的 MOSFET，超过 95% 的器件电阻直接来自外延层。具体而言，估计额定电压每增加一倍，维持先前 RDS(on) 所需的面积就会增加五倍。
在设计高压应用中的功率 FET 时，晶体管尺寸、其电压隔离能力及RDS(on)之间要进行折衷。
具体来说，在数据中心的高压应用中，设计人员需要能够实现高效率和纤薄外形的功率 FET，以适应越来越薄的系统，例如 1 U 或 0.5 U。对于这些应用，超结 MOSFET 已成为可行的选择。
平面功率 MOSFET（左）和超结 MOSFET（右）的结构。（如下图）
超结MOSFET是通过使用深沟槽填充等技术来克服外延层的电阻。
超结场效应管采用沟槽结构，多个垂直