MOS 管的二级效应主要有三种:背栅效应、沟道长度调制效应、亚阈值效应。
一.背栅效应:
在很多情况下,源极和衬底的电位并不相同。对NMOS 管而言,衬底通常接电路的最低电位,有V BS ≤0;对PMOS 管而言,衬底通常接电路的最高电位,有V BS≥0。这时,MOS 管的阈值电压将随其源极和衬底之间电位的不同而发生变化。这一效应称为“背栅效应”。 以NMOS 管为例,当NMOS 管V BS <0时,阈值电压的变化规律。随着V GS上升,栅极吸引衬底内部的电子向衬底表面运动,并在衬底表面产生了耗尽层。当V GS 上升到一定的电压
——阈值电压时,栅极下的衬底表面发生反型,NMOS 管在源漏之间开始导电。阈值电压的大小和耗尽层的电荷量有关,耗尽层的电荷量越多,NMOS 管的开启就越困难,阈值电压——也就是开启NMOS 需要的电压就越高。当V BS<0时,栅极和衬底之间的电位差加大,耗尽层的厚度也变大,耗尽层内的电荷量增加,所以造成阈值电压变大。随着V BS变小,阈值电压上升,在V GS 和V DS不变的情况下,漏极电流变小。因而衬底和栅极的作用类似,也能控制漏极电流的变化。所以我们称它为“背栅”作用。
在电路设计上可采取一些措施来减弱或消除衬偏效应,例如把源极和衬底短接起来,当然可以消除衬偏效应的影响,但是这需要电路和器件结构以及制造工艺的支持,并不是在任何情况下都能够做得到的。例如,对于p 阱CMOS 器件,其中的n-MOSFET 可以进行源-衬底短接,而其中的p-MOSFET 则否;对于n 阱CMOS 器件,其中的p-MOSFET 可以进行源-衬底短接,而其中的n-MOSFET 则否。
另外可以改进电路结构来减弱衬偏效应。例如,对于CMOS 中的负载管,若采用有源负载来代替之,即可降低衬偏调制效应的影响(因为当衬偏效应使负载管的沟道电阻增大时,有源负载即提高负载管的VGS 来使得负载管的导电能力增强)。
一.背栅效应:
在很多情况下,源极和衬底的电位并不相同。对NMOS 管而言,衬底通常接电路的最低电位,有V BS ≤0;对PMOS 管而言,衬底通常接电路的最高电位,有V BS≥0。这时,MOS 管的阈值电压将随其源极和衬底之间电位的不同而发生变化。这一效应称为“背栅效应”。 以NMOS 管为例,当NMOS 管V BS <0时,阈值电压的变化规律。随着V GS上升,栅极吸引衬底内部的电子向衬底表面运动,并在衬底表面产生了耗尽层。当V GS 上升到一定的电压
——阈值电压时,栅极下的衬底表面发生反型,NMOS 管在源漏之间开始导电。阈值电压的大小和耗尽层的电荷量有关,耗尽层的电荷量越多,NMOS 管的开启就越困难,阈值电压——也就是开启NMOS 需要的电压就越高。当V BS<0时,栅极和衬底之间的电位差加大,耗尽层的厚度也变大,耗尽层内的电荷量增加,所以造成阈值电压变大。随着V BS变小,阈值电压上升,在V GS 和V DS不变的情况下,漏极电流变小。因而衬底和栅极的作用类似,也能控制漏极电流的变化。所以我们称它为“背栅”作用。
在电路设计上可采取一些措施来减弱或消除衬偏效应,例如把源极和衬底短接起来,当然可以消除衬偏效应的影响,但是这需要电路和器件结构以及制造工艺的支持,并不是在任何情况下都能够做得到的。例如,对于p 阱CMOS 器件,其中的n-MOSFET 可以进行源-衬底短接,而其中的p-MOSFET 则否;对于n 阱CMOS 器件,其中的p-MOSFET 可以进行源-衬底短接,而其中的n-MOSFET 则否。
另外可以改进电路结构来减弱衬偏效应。例如,对于CMOS 中的负载管,若采用有源负载来代替之,即可降低衬偏调制效应的影响(因为当衬偏效应使负载管的沟道电阻增大时,有源负载即提高负载管的VGS 来使得负载管的导电能力增强)。